phyCAM-L Datenraten (LAN-105d.A0)

Table of Contents


phyCAM-L Datenraten (LAN-105d.A0)
Document TitlephyCAM-L Datenraten (LAN-105d.A0)
Document TypeHardware Guide
Article NumberLAN-105d.A0
Release Date12.11.2021
Is Branch ofphyCAM-L Datenraten (LAN-105d.Ax) Head

phyCAM-L Datenraten

Überblick

Dieser Artikel soll einen Überblick über die bisher ermittelten Datenraten auf dem MIPI CSI-2 Bus und FPD-Link III geben.

Berechnung anhand Datenblättern und Laborversuchen

Die Datenraten die erzieht werden können leiten sich aus der Referenz Clock des an den DS90UB954 angebunden Oszillators ab. Dieser darf mit einer Frequenz fg zwischen 23 und 26 MHz arbeiten. In der Standardbestückung ist z.B. auf der VZ-018 ein 24 MHz Oszillator verbaut.

Die Frequenz fFPD  auf dem FPD Link berechnet sich wie folgt: [1] (mathjax-inline(f_{FPD}=80*f_g=80*24 MHz = 1920 MHz)mathjax-inline)

(mathjax-inline(f_{FPD}=80*f_g=80*24 MHz = 1920 MHz)mathjax-inline)

Die Datenrate beträgt: [2] (mathjax-inline(FPD_{DBR}= 160 * f_g = 160 * 24 MHz = 3840 Mbps )mathjax-inline)

Für die zulässige MIPI-CSI2 Datentrage am DS90UB953 gilt folgendes laut TI: [3] (mathjax-inline(HSTX_{DBR}= \frac{32}{40} * FPD_{BDR}= \frac{32}{40} *3840 Mbps = 3072 Mbps)mathjax-inline)

Pro Lane ergibt sich somit folgende Datenrate: [4] (mathjax-inline(HSTX_{DBR_LANE}=\frac{HSTX_{DBR}}{4}=\frac{3072 Mbps}{4}=768 Mbps)mathjax-inline)

Damit die Daten der Kamera auch bei dieser maximal zulässigen Datenrate übertragen werden können, müssen die Bilddaten, das MIPI-Timing und die Blankings mitberücksichtigt werden. Zu beachten ist, dass die Blankings innerhalb des MIPI CSI-2 Datenstroms ein Bestandteil des HS-LP-HS Wechsels sind. Werden z.B. 10% Blankings an die Zeilen angehängt, sind das auch mindestens 10% die von der zur Verfügung stehenden Datenrate abgezogen werden müssen. Die MIPI-Timing Einstellungen können aber einen signifikanten Einfluss haben. So sind die Timings des DS90UB954 von TI relativ großzügig bzw. lange gewählt worden. Messtechnisch hat sich bei 768 Mbps eine minimale Dauer für den HS-LP-HS Wechsel von ca. 1,95 µs ergeben. Das hat bei einer Verwendung der VM-017-L, bei voller Auflösung und ebenfalls 768 Mbps ca. 22,4% an Nettodatenbedarf gezeigt. Deswegen kommt es hier zu einem Verlust der maximal zur Verfügung stehenden Datenmenge. Die maximale Netto-Übertragungsrate des DS90UB954 sollte deswegen großzügig unterschritten werden. Es werden hierbei ca. 25% empfohlen. Ist eine höhere Datenrate nötig, muss dies mit TI erörtert werden. Über die MIPI Timing Register des DS90UB954 sollte dies prinzipiell möglich sein. In der Regel liegt der HS-LP-HS Bedarf bei ca. 13 - 16%.

(mathjax-inline(HSTX_{NETTO_DBR_LANE_CAM}=HSTX_{DBR_LANE}*0.75=768 Mbps*0,75=576 Mbps)mathjax-inline)

Bei einer VM-017-L mit 2592x1944 Pixel, 8 Bit Datenbreite ergibt somit folgende FPS (Blankings vernachlässigt):

(mathjax-inline(FPS_{CAM}=\frac{4*HSTX_{NETTO_DBR_LANE_VAM}}{Res_X*Res_Y*Bit}=\frac{4*576 Mbps}{2592*1944*8}=57,1 fps)mathjax-inline)

Diese FPS sollte im laufenden Betrieb nicht überschritten werden. Es kann hierbei aber die Mbps, also die Arbeitsfrequenz der Kamera, bis zur Maximalfrequenz des DS90UB953 erhöht werden (HSTXDBR_LANE). Mittels Blankings bzw. der LLP muss aber die maximale FPS eigehalten werden. Bei Snapshotaufnahmen muss dementsprechend die Framedauer beachtet werden:

(mathjax-inline(t_{FRAME}=\frac{1}{FPS_{CAM}}=\frac{1}{57,1 fps}=17,5 ms)mathjax-inline)

Mittels einer Erhöhung der Frame Lenght Lines (FLL) ist eine Korrektur nicht möglich, da es zu einem Buffer Overflow auf dem FPD Link kommt, wenn die Zeilendauer pro Zeile unterschritten wird.   

Wie im TI e2e Forum geschrieben wird, ist die CSI-2 Clock des DS90UB953 unabhängig von der FPD-Link Frequenz, so dass hierdurch auch höhere Frequenzen als die aus der Datenrate abgeleitet Frequenz verwendet werden darf. Es ist aber kein Maximum bekannt. Muss eine höhere Frequenz verwendet werden, sollte diese mit TI abgestimmt werden. [5]

1.

Texas Instruments, DS90UB953, SNLS552B, September 2018

2.

Texas Instruments, How to Design a FPD-Link III System, SNLA267A, June 2019

3.
Texas Instruments, How to Design a FPD-Link III System, SNLA267A, June 2019

4.
Texas Instruments, How to Design a FPD-Link III System, SNLA267A, June 2019
5.